用16K×8位的DRAM芯片构成64K ×32位存储器

存储总容量为64KB，故地址总线需16 位。现使用16K*8 位DRAM 芯片，共需16 片。芯片本身地址线占14 位，所以采用位并联与地址串联相结合的方法来组成整个存储器，其中使用一片2：4 译码器。根据已知条件，CPU 在1us 内至少访存一次，而整个存储器的平均读/写周期为0.5us，如果